# PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2003-036205

(43)Date of publication of application: 07.02.2003

(51)Int.CI.

G06F 12/06 G06F 12/00 G11C 16/02

(21)Application number: 2001-223576

(71)Applicant: MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing:

24.07.2001 (72)Invento

(72)Inventor : IZUMI TOMOAKI IWATA KAZUYA


KASAHARA TETSUSHI ADACHI TATSUYA SHIYOURAIDEN JUICHI HONDA TOSHIYUKI

#### (54) STORAGE DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a storage device comprising a plurality of memory elements by which the current consumption during data processing can be reduced in response to the usage and the data processing speed can be improved.

SOLUTION: A command identification unit 1a identifies a command CMD from a host H and outputs a command identification information ID thereof to a control mode decision unit 4. The control mode decision unit 4 decides the number of flash memories operating in parallel in response to the command identification information ID and transmits the decision value by means of a control mode signal M to a flash memory control unit 2. When the decision value is '2', the flash memory control unit 2 executes writing/reading of data in parallel for two flash memories 3a and 3b in a memory unit 3. On the other hand, when the decision value is '1', the flash memory control unit 2 executes writing/reading of data alternately for the flash memories 3a and 3b.



#### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

BEST AVAILABLE COPY

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

#### (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2003-36205

(P2003-36205A)

(43)公開日 平成15年2月7日(2003.2.7)


(51) Int.Cl. <sup>7</sup>	識別記号	FΙ	テーマコード( <del>多考</del> )	
G06F 12/08		G06F 12/06	550B 5B025	
	5 1 5		515H 5B060	
	5 4 0		5 4 0 B	
12/00	597	12/00	597U	
G11C 16/02	2	G11C 17/00 601U		
		審査請求 未請求	請求項の数4 OL (全 12 頁)	
(21)出願番号	特願2001-223576(P2001-223576)	(71) 出願人 0000058	(71) 出願人 000005821	
		松下電	器產業株式会社	
(22)出顧日	平成13年7月24日(2001.7.24)	大阪府門真市大字門真1006番地		
		(72)発明者 泉 智紹		
		大阪府門	門真市大字門真1006番地 松下電器	
		産業株式	式会社内	
		(72)発明者 岩田 和	10位	
		大阪府門	門真市大字門真1006番地 松下電器	
		産業株式	<b>公会社内</b>	
		(74)代理人 1000629	26	
		弁理士	東島 隆治	
			最終頁に続く	

#### (54) 【発明の名称】 記憶装置

#### (57)【要約】

【課題】 記憶素子を複数含む記憶装置であり、用途に応じてデータ処理時の消費電流を低減し、かつ、データ処理速度を向上できる記憶装置、を提供する。

【解決手段】 コマンド識別部1aがホストHからのコマンドCMDを識別し、そのコマンド識別情報IDを制御モード決定部4へ出力する。制御モード決定部4はコマンド識別情報IDに応じて、並列に動作するフラッシュメモリの数を決定し、その決定値を制御モード信号Mによりフラッシュメモリ制御部2へ伝達する。その決定値が「2」の時、フラッシュメモリ制御部2はデータの書き込み/読み出しを、メモリ部3内の二つのフラッシュメモリ3a及び3bに対してパラレルに実行する。一方、上記の決定値が「1」の時、フラッシュメモリ制御部2はデータの書き込み/読み出しを、二つのフラッシュメモリ3a及び3bに対して交互に実行する。



2

#### 【特許請求の範囲】

【請求項1】 ホストからのコマンドを識別してそのコマンドの識別情報をコマンド識別信号として出力するためのコマンドとデータとを通信するためのホストインタフェース;前記データを記憶するための、少なくとも二つ以上の記憶素子;(a) 並列に動作する前記記憶素子の数を制御モード信号により指示される数に制御し、(b)前記コマンドに応じて前記データを、動作中の前記記憶素子へ書き込み、及び、動作中の前記記憶素子から読み出す、ための記憶素子制御部;並びに、

前記並列に動作する記憶素子の数を前記コマンド識別信号に応じて決定し、その数を前記制御モード信号として前記記憶素子制御部へ与えるための制御モード決定部; を有する記憶装置。

【請求項2】 ホストからの転送クロックの周波数を検出するための転送クロック検出部、を含み、前記ホストとの間でコマンドとデータとを通信するためのホストインタフェース;前記データを記憶するための、少なくとも二つ以上の記憶素子;(a) 並列に動作する前記記憶素子の数を制御モード信号により指示される数に制御し、(b) 前記コマンドに応じて前記データを、動作中の前記記憶素子へ書き込み、及び、動作中の前記記憶素子から読み出す、ための記憶素子制御部;並びに、前記並列に動作する記憶素子の数を前記転送クロックの周波数に応じて決定し、その数を前記制御モード信号として前記記憶素子制御部へ与えるための制御モード決定部;を有する記憶装置。

【請求項3】 ホストからのコマンドの入力の時間間隔を検出するためのコマンド間隔検出部、を含み、前記ホストとの間で前記コマンドとデータとを通信するためのホストインタフェース;前記データを記憶するための、少なくとも二つ以上の記憶素子;(a) 並列に動作する前記記憶素子の数を制御モード信号により指示される数に制御し、(b) 前記コマンドに応じて前記データを、動作中の前記記憶素子へ書き込み、及び、動作中の前記記憶素子から読み出す、ための記憶素子制御部;並びに、

前記並列に動作する記憶素子の数を前記コマンドの入力 の時間間隔に応じて決定し、その数を前記制御モード信 40 号として前記記憶素子制御部へ与えるための制御モード 決定部;を有する記憶装置。

【請求項4】 前記記憶素子がフラッシュメモリであり、前記記憶素子制御部が前記記憶素子に記憶されたデータの消去を制御する、請求項1から3までのいずれか一項に記載の記憶装置。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体記憶素子を二つ以上含む記憶装置に関し、特にそれぞれの半導体記憶 50

素子の起動制御に関する。

[0002]

【従来の技術】ノートパソコン、携帯情報端末(PDA)及びディジタルカメラ等の携帯型情報処理機器はディジタルデータを記録媒体に記録する。その記録媒体としては、画像データ等の多量のデータを単体で長時間安定に保持できるものが望ましい。更に、携帯型情報処理機器は長時間、電池等の内部電源だけで使用される。従って、上記の記録媒体として、データの入出力及び保持に必要な電力を小さく抑えるものが望ましい。その上、携帯型情報処理機器で扱われるデータは、他の様々な情報処理機器間で交換される。例えば、ディジタルカメラで、撮影した画像データはプリンタで印刷され、パソコンでディジタル処理され、携帯電話で伝送され、又は、テレビ画面に映し出される。従って、上記の記録媒体として、様々な情報処理機器間で共用できるものが望ましい。

【0003】上記の要求に応える記録媒体として、従来のフレキシブルディスク、ハードディスク及び光ディスク等と共に、半導体記憶素子が多用されている。特に、PCカードのようにフラッシュメモリ内蔵のカード型記録媒体(以下、フラッシュメモリカードという)が代表的である。フラッシュメモリカードは、情報処理機器に設けられた専用のスロットに差し込まれ、その情報処理機器とデータを交換する。共通の規格によるスロットを持つ情報処理機器同士は、同一のフラッシュメモリカードでデータを共用できる。

【0004】従来のフラッシュメモリカードには特に、フラッシュメモリを二つ以上含むものがある。それにより、大きな記憶容量を確保すると共に、データ処理を後述のように高速に実行する。図5は、二つのフラッシュメモリ3a及び3bを含む従来のフラッシュメモリカード100と情報処理機器(以下、ホストという)Hとによるデータ交換の一例を示すブロック図である。フラッシュメモリカード100はホストHと、例えば、データラインDAT、クロックラインCLK、電源ラインVDD、グラウンドラインVSS及びコマンドラインCMDの5種類のラインで接続される。

【0005】ホストインタフェース101はコマンドラインCMDを通じてホストHからのコマンドを受信し、解読する。そのコマンドがデータの書き込み命令である時、ホストインタフェース101はデータラインDATからデータを読み出す。その時、データはクロックラインCLKからの転送クロックに同期して、バッファ1b内の第一領域A又は第二領域Bのいずれかに蓄積される。更に、ホストインタフェース101はバッファ1b内のデータを、メモリ部3内のフラッシュメモリへ書き込む。その時、フラッシュメモリ制御部20はバッファ1b内の第一領域A及び第二領域Bのデータを、メモリ部3内の第一のフラッシュメモリ3a及び第二のフラッシュメモリ3bへ、以下のようにパラ

レルに転送する。それにより、フラッシュメモリを一つ だけ含むフラッシュメモリカードに比べ、多くのデータ を一定時間内に書き込み得る。その結果、データの書き 込みが速い。

【0006】図6は、従来のフラッシュメモリカードに おいて、ホストからのデータをフラッシュメモリへ書き 込む時、それぞれのデータのバッファへの蓄積、及び、 バッファからフラッシュメモリへの転送についてのタイ ミングチャートである。図6の(a)はフラッシュメモリを 一つだけ含むフラッシュメモリカードに相当する。図6 の(b)及び(c)は、第一のフラッシュメモリ3a及び第二の フラッシュメモリ3bを含む上記のフラッシュメモリカー ド100に相当する。

【0007】フラッシュメモリを一つだけ含むフラッシ ュメモリカードでは、ホストからのデータが一定量ずつ バッファへ蓄積されるごとに、そのデータはバッファか らフラッシュメモリへ転送される。ここで、一定量のデ ータがホストからバッファへ転送される時間Tsは一般 に、同量のデータをフラッシュメモリへ書き込む時間Tw に比べて十分短い。図6の(a)では、一定量の第一のデー 20 タd1及び第二のデータd2がホストから転送される。第一 のデータdlがまずバッファへ蓄積される。その蓄積終了 と同時に、第一のデータd1がバッファからフラッシュメ モリへ転送され始める。第一のデータd1のフラッシュメ モリへの書き込み終了と同時に、第二のデータd2がバッ ファへ蓄積され始める。その蓄積終了と同時に、第二の データd2がバッファからフラッシュメモリへ転送され始 める。こうして、第一のデータd1のバッファへの蓄積開 始から第二のデータd2のフラッシュメモリへの書き込み 終了までの時間は、ほぼ2×(Ts+Tw)に等しい。

【0008】第一のフラッシュメモリ3a及び第二のフラ ッシュメモリ3bを含む上記のフラッシュメモリカード10 0では、図6の(b)又は(c)に示されているように、データ が第一のフラッシュメモリ3a及び第二のフラッシュメモ リ3bの両方へパラレルに書き込まれる。図6の(b)では、 一定量の第一のデータd1及び第二のデータd2がホストか ら転送される。第一のデータdlがバッファlbの第一領域 Aへ、続いて第二のデータd2がバッファ1bの第二領域B へ、それぞれ蓄積される。第一のデータdlの第一領域A への蓄積終了と同時に、第一のデータd1が第一のフラッ シュメモリ3aへ転送され始める。一方、第二のデータd2 の第二領域Bへの蓄積終了と同時に、第二のデータd2が 第二のフラッシュメモリ3bへ転送され始める。こうし て、第一のデータdlの第一のフラッシュメモリ3aへの転 送と、第二のデータd2の第二のフラッシュメモリ3bへの 転送と、がパラレルに実行される。その結果、第一のデ ータdlのバッファlbへの蓄積開始から第二のデータd2の 第二のフラッシュメモリ3bへの書き込み終了までの時間 は、ほぼ2×Ts+Twに等しい。つまり、フラッシュメモ リを一つだけ含むフラッシュメモリカードでのデータの 50 を含む第一のフラッシュメモリ3aと第二のフラッシュメ

書き込み(図6の(a))に比べ、ΔTa≒Twだけ書き込み時間 が短縮される。

【0009】図6の(c)では図6の(b)と同様に、一定量の 第一のデータd1及び第二のデータd2がホストから転送さ れ、第一のデータdlがバッファlbの第一領域Aへ、続い て第二のデータd2がバッファ1bの第二領域Bへ、それぞ れ蓄積される。図6の(c)では図6の(b)とは異なり、第一 のデータdlの第一領域Aへの蓄積終了と同時に、第一の データdlが第一のフラッシュメモリ3a及び第二のフラッ シュメモリ3bへ等量ずつ分配されながら、パラレルに転 送され始める。更に、第一のデータdlの二つのフラッシ ュメモリ3a及び3bへの転送終了と同時に、第二のデータ d2が第一のフラッシュメモリ3a及び第二のフラッシュメ モリ3bへ等量ずつ分配されながら、パラレルに転送され 始める。こうして、第一のデータdlが二つの部分dla及 びdlbに、第二のデータd2が二つの部分d2a及びd2bに、 それぞれ等量ずつ分配され、二つのフラッシュメモリ3a 及び3bへ書き込まれる。その結果、第一のデータd1のバ ッファ1bへの蓄積開始から第二のデータd2の二つのフラ ッシュメモリ3a及び3bへの書き込み終了までの時間は、 ほぼTs+Twに等しい。つまり、フラッシュメモリを一つ だけ含むフラッシュメモリカードでのデータの書き込み (図6の(a))に比べ、 ΔTb≒Ts+Twだけ書き込み時間が短

【0010】第一のフラッシュメモリ3a及び第二のフラ ッシュメモリ3bを含む従来のフラッシュメモリカード10 0では、データの読み出しが以下のように実行される。 ホストからのコマンドがデータの読み出し命令である 時、ホストインタフェース101は、そのコマンドから解 読される読み出し先のアドレスをフラッシュメモリ制御 部20へ伝達する。フラッシュメモリ制御部20は読み出し 先のアドレスに応じて、メモリ部3内の第一のフラッシ ュメモリ3a及び第二のフラッシュメモリ3bからデータを パラレルに読み出す。読み出されたデータはホストイン タフェース101内のバッファ1bへ一時記憶される。ホス トインタフェース101はバッファ1b内のデータをホストH へ、データラインDATを通して転送する。こうして、上 記のフラッシュメモリカード100では、二つのフラッシ ュメモリ3a及び3bからパラレルにデータが読み出され る。それにより、フラッシュメモリを一つだけ含むフラ ッシュメモリカードに比べ、多くのデータを一定時間内 に読み出し得る。その結果、データの読み出しが速い。 【0011】第一のフラッシュメモリ3a及び第二のフラ ッシュメモリ3bを含む従来のフラッシュメモリカード10 0では、データの消去が以下のように実行される。ホス トからのコマンドがデータの消去命令である時、ホスト インタフェース101は、そのコマンドから解読される消 去対象のアドレスをフラッシュメモリ制御部20へ伝達す る。フラッシュメモリ制御部20は、消去対象のアドレス

モリ3bとのそれぞれのブロックに対して、データの消去をパラレルに実行する。それにより、上記のフラッシュメモリカード100は、フラッシュメモリを一つだけ含むフラッシュメモリカードに比べ、多くのブロックを一定時間内に消去できる。その結果、データの消去が速い。【0012】

【発明が解決しようとする課題】携帯型情報処理機器によるフラッシュメモリカードへのアクセスの頻度は、機種に依存して大きく異なる。従って、フラッシュメモリカードに対して要求されるデータ処理速度も、携帯型情報処理機器の機種に依存して大きく異なる。例えば、ディジタルビデオカメラ(DVC)は動画データをフラッシュメモリカードによるデータの書き込みは速くなければならない。それに対して、ディジタルスチルカメラ(DSC)は静止画データをフラッシュメモリカードへ、散発的に書き込む。従って、フラッシュメモリカードによるデータの書き込みは、DVCでの使用時に比べて遅くても良い。

【0013】しかし、上記のような従来のフラッシュメモリカードでは、データ処理速度がフラッシュメモリの数により実質上一定に設定される。従って、従来のフラッシュメモリカードは例えば、DSCでの使用時でもDVCでの使用時と同じ書き込み速度でデータを書き込む。

【0014】上記のフラッシュメモリカードのように、複数のフラッシュメモリについてパラレルにデータを書き込み、読み出し、又は消去を実行する時、単一のフラッシュメモリについての実行時に比べ、消費電流が増大する。上記のフラッシュメモリカードは図5で示したように、ホストHから電源ラインVDDを通して電力を得ている。それ故、フラッシュメモリカードでの消費電流が増えると、ホストHの内部電源に対する負荷が増す。こうして、従来のフラッシュメモリカード100では、ホストH、すなわち、携帯型情報処理機器の内部電源に対する負荷の増大によりデータ処理速度を増大していた。

【0015】しかし、携帯型情報処理機器は更に小型かつ軽量であることを望まれている。それ故、内部電源の容量が更に制限される。その上、内部電源による使用時間を更に延長することを望まれている。これらの要望を満たすには、内部電源に対する負荷を減少しなければならない。従って、携帯型情報処理機器の内部電源に対する負荷の増大は上記の要望に反するので、好ましくなかった。

【0016】本発明は、記憶素子を複数含む記憶装置であり、用途に応じてデータ処理時の消費電流を低減し、かつ、データ処理速度を向上できる記憶装置、の提供を目的とする。

#### [0017]

【課題を解決するための手段】本発明の一つの観点によ 50

る記憶装置は、

- (A) ホストからのコマンドを識別してそのコマンドの 識別情報をコマンド識別信号として出力するためのコマ ンド識別部、を含み、前記ホストとの間で前記コマンド とデータとを通信するためのホストインタフェース;
- (B) 前記データを記憶するための、少なくとも二つ以上の記憶素子:
- (C) (a) 並列に動作する前記記憶素子の数を制御モード信号により指示される数に制御し、(b) 前記コマンドに応じて前記データを、動作中の前記記憶素子へ書き込み、及び、動作中の前記記憶素子から読み出す、ための記憶素子制御部;並びに、
- (D) 前記並列に動作する記憶素子の数を前記コマンド 識別信号に応じて決定し、その数を前記制御モード信号 として前記記憶素子制御部へ与えるための制御モード決 定部;を有する。

【0018】上記の記憶装置はホストからのコマンドを 識別し、そのコマンド識別情報に応じて、並列に動作す る記憶素子の数を決定する。それにより、コマンドによ り要求されるデータ処理速度を確保すると共に、過剰な 消費電流を削減する。

【0019】その時、ホストが上記の記憶装置で並列に動作する記憶素子の数を、特定のコマンドにより指定しても良い。その特定のコマンドは例えば、ホストの種類等のホストについての情報、及び、データ転送速度等のホストとの間の通信についての情報、を示すものであっても良い。特定のコマンドはそのパラメータの中に、並列に動作する記憶素子の数の最適値を含んでも良い。

【0020】上記の記憶装置では、並列に動作する記憶素子の数がホストからのコマンドを通じて、例えばホストの種類に応じて次のように決定される: DVC等、高速なデータ処理を必要とするホストに対しては、並列に動作する記憶素子の数が多い。その時、上記の記憶装置では、データ処理速度が大きい。一方、DSC等、データの処理速度より消費電流の低減を重視するホストに対しては、並列に動作する記憶素子の数が少ない。その時、上記の記憶装置では、並列に動作する記憶素子の数がホストの種類に応じて最適に決定される。その結果、上記の記憶装置ではホストの種類に応じて、データ処理速度と消費電流とが最適に調節される。

【0021】更に、ホストが、例えば上記の記憶装置との通信でデータ転送速度を設定する時、上記の記憶装置で並列に動作する記憶素子の数を、データ転送速度に合わせて最適値に指定できる。こうして、上記の記憶装置では、並列に動作する記憶素子の数がホストとのデータ転送速度に応じて最適値に決定される。その結果、ホストとの間でのデータ転送速度に応じて、データ処理速度と消費電流とが最適に調節される。

【0022】本発明の別な観点による記憶装置は、

- (A) ホストからの転送クロックの周波数を検出するための転送クロック検出部、を含み、前記ホストとの間でコマンドとデータとを通信するためのホストインタフェース・
- (B) 前記データを記憶するための、少なくとも二つ以上の記憶素子;
- (C) (a) 並列に動作する前記記憶素子の数を制御モード信号により指示される数に制御し、(b) 前記コマンドに応じて前記データを、動作中の前記記憶素子へ書き込み、及び、動作中の前記記憶素子から読み出す、ため 10の記憶素子制御部;並びに、
- (D) 前記並列に動作する記憶素子の数を前記転送クロックの周波数に応じて決定し、その数を前記制御モード信号として前記記憶素子制御部へ与えるための制御モード決定部;を有する。

【0023】ホストは周辺機器に対して高速のデータ処理を要求する時、転送クロックの周波数を高く設定する。上記の記憶装置は転送クロックの周波数を計測し、計測された転送クロックの周波数に合わせて、並列に動作する記憶素子の数を変化させる。それにより、転送クロックの周波数が高い時、並列に動作する記憶素子の数が多いので、記憶装置のデータ処理速度が大きい。逆に、転送クロックの周波数が低い時、並列に動作する記憶素子の数が少ないので、記憶装置の消費電流が小さい。こうして、上記の記憶装置は、ホストからの転送クロックの周波数に基づいて、データ処理速度と消費電流とを最適に調節できる。

【0024】本発明の更に別な観点による記憶装置は、(A) ホストからのコマンドの入力の時間間隔を検出するためのコマンド間隔検出部、を含み、前記ホストとの 30間で前記コマンドとデータとを通信するためのホストインタフェース;

- (B) 前記データを記憶するための、少なくとも二つ以上の記憶素子;
- (C) (a) 並列に動作する前記記憶素子の数を制御モード信号により指示される数に制御し、(b) 前記コマンドに応じて前記データを、動作中の前記記憶素子へ書き込み、及び、動作中の前記記憶素子から読み出す、ための記憶素子制御部;並びに、
- (D) 前記並列に動作する記憶素子の数を前記コマンドの入力の時間間隔に応じて決定し、その数を前記制御モード信号として前記記憶素子制御部へ与えるための制御モード決定部;を有する。

【0025】上記の記憶装置はホストからのコマンド入力(アクセス)の時間間隔を計測し、その時間間隔に応じて並列に動作する記憶素子の数を、次のように決定する:コマンド入力の時間間隔が長い時、並列に動作する記憶素子の数を少なく設定する。それにより、記憶装置の消費電力が削減される。逆に、コマンド入力の時間間隔が短い時、並列に動作する記憶素子の数を多く設定す50

る。それにより、記憶装置のデータ処理速度が増加する。こうして、上記の記憶装置は、ホストからのコマンド入力の時間間隔に基づいて、データ処理速度と消費電流とを最適に調節できる。

【0026】上記の記憶装置では、前記記憶素子がフラ ッシュメモリであり、前記記憶素子制御部が、前記並列 に動作する記憶素子に対してデータの消去を並列に実行 しても良い。フラッシュメモリはデータを、実質的な電 力消費なしで長時間安定に保持できる。従って、特に、 携帯型情報処理機器用の記憶素子として好ましい。記憶 素子制御部はフラッシュメモリ内のデータをブロックご とに一括消去し、新たなデータを書き込み得る。従っ て、上記の記憶装置は記憶素子のデータを書き換え得 る。特に、上記の記憶装置は、データの消去をパラレル に実行するフラッシュメモリの数を変化できる。従っ て、そのフラッシュメモリの数を多く設定すると、デー タの消去を高速に実行できる。逆に上記のフラッシュメ モリの数を少なく設定すると、データの消去時の消費電 流を低減できる。こうして、用途に応じて、データの消 去速度と消費電流とを最適に調節できる。

#### [0027]

20

40

【発明の実施の形態】以下、本発明の最適な実施の形態について、その好ましい実施例を挙げて、図面を参照しつつ説明する。以下に述べる実施例はいずれも、複数の半導体記憶素子を含むフラッシュメモリカードについて本発明を実施した例である。

【0028】フラッシュメモリカードは内部に半導体記憶素子としてフラッシュEEPROM(一括消去型電気的消去及び書き込み可能な不揮発性メモリ:以下、フラッシュメモリという)を含み、それらにデータを書き換え可能に記録できる。フラッシュメモリカードは通常数十mm×数十mm×数mmのサイズの小型カードであり、主に、携帯電話、携帯型オーディオプレーヤ、ディジタルカメラ及びディジタルビデオカメラ等の携帯型情報処理機器で記録媒体として用いられる。

【0029】《実施例1》図1は、本発明の実施例1によるフラッシュメモリカード10とホストHとによるデータ交換を示すブロック図である。フラッシュメモリカード10はホストHと次の5種類のラインで接続される。それらのラインは、複数のデータラインDAT、クロックラインCLK、電源ラインVDD、グラウンドラインVSS、及び、コマンドラインCMD、を含む。

【0030】ホストインタフェース1は、上記のラインを通してホストHと直接通信を行うための回路である。ホストインタフェース1は、コマンドラインCMDを通じてホストHからのコマンドを受信し、解読する。その後、コマンドに応じて以下の応答処理を行う。

【0031】ホストHからのコマンドには、次のようなホストHによるフラッシュメモリカード10の認識に関するものがある。それらは例えば、(a) フラッシュメモ

リカード10の動作電圧等の動作条件を出力させ、又は指 定するためのもの、(b) フラッシュメモリカード10の 属性を出力させるためのもの、及び、(c) フラッシュ メモリカード10のアドレスを指定するためのもの、を含 む。これらのコマンドに対する応答はフラッシュメモリ 3へのデータの入出力を要さないので、ホストインタフ ェース1だけで処理される。その処理動作は、クロック ラインCLKからの転送クロックに同期して行われる。

【0032】ホストHからのコマンドがデータの書き込 み命令である時、ホストインタフェース1はデータライ ンからシリアル信号を1バイトずつ読み出してパラレル 信号に変換し、そのパラレル信号をバッファ1bへ一時記 憶する。それらの動作は、クロックラインCLKからの転 送クロックに同期して行われる。更に、ホストインタフ ェース1はフラッシュメモリ制御部2へ、コマンドから解 読された書き込み先のアドレスを伝達する。

【0033】ホストHからのコマンドがデータの読み出 し命令である時、ホストインタフェース1はフラッシュ メモリ制御部2へ、コマンドから解読されたメモリ部3内 のアドレスを伝達する。その後、ホストインタフェース 1は、メモリ部3からバッファ1bへ転送されたデータをシ リアル信号に変換し、データラインを通してホストHへ 転送する。その転送は、クロックラインCLKからの転送 クロックに同期して行われる。

【0034】ホストHからのコマンドがデータの消去命 令である時、ホストインタフェース1はフラッシュメモ リ制御部2へ、コマンドから解読された消去対象のアド レスを伝達する。

【0035】ホストインタフェース1はコマンド識別部1 a及びバッファ1bを含む。コマンド識別部1aはコマンド ラインCMDに接続され、ホストHからのコマンドを検出す る。それにより、フラッシュメモリカード10の認識に関 するコマンド、書き込み命令、読み出し命令及び消去命 令等、コマンドの種類を識別し、コマンド識別情報を作 成する。コマンド識別情報は例えば、コマンドの種類ご とに対応づけられた所定のデータ列である。コマンド識 別部1aはコマンド識別情報を、コマンド識別信号IDによ りクロック制御部5へ出力する。コマンド識別部1aによ る上記の動作は、クロックラインCLKからの転送クロッ クに同期して行われる。

【0036】バッファ1bはデータを一時記憶するための 半導体メモリであり、好ましくはSRAMである。バッ ファlbは第一の領域A及び第二の領域Bに分割されてい る。それぞれの領域は互いに独立してフラッシュメモリ 制御部2に接続されている。

【0037】メモリ部3は第一のフラッシュメモリ3a及 び第二のフラッシュメモリ3bを含む。第一のフラッシュ メモリ3a及び第二のフラッシュメモリ3bはいずれも、上 記のフラッシュEEPROMであり、記憶したデータを 実質的な消費電力なしで長時間安定に保持する。それぞ 50 要とするコマンドについて、並列に動作するフラッシュ

れのフラッシュメモリに対するデータの書き込み/読み 出しは1バイトずつ実行される。一方、データの消去は ブロックごとに一括して実行される。更に、それぞれの フラッシュメモリは互いに独立してフラッシュメモリ制 御部2に接続されている。

【0038】フラッシュメモリ制御部2はホストインタ フェース1とメモリ部3との間でのデータの入出力処理 を、内部クロックに同期して次のように制御する:フラ ッシュメモリ制御部2は、ホストインタフェース1から書 10 き込み先のアドレスを伝達された時、そのアドレスに対 応するメモリ部3内のフラッシュメモリのセルへ、バッ ファlb内のデータを転送する。

【0039】フラッシュメモリ制御部2は、ホストイン タフェース1から読み出し先のアドレスを伝達された 時、そのアドレスに対応するメモリ部3内のフラッシュ メモリのセルからデータを読み出し、バッファ1bへ転送

【0040】フラッシュメモリ制御部2は、ホストイン タフェース1から消去対象のアドレスを伝達された時、 そのアドレスに対応するメモリ部3内のフラッシュメモ リのブロックに対して一括消去を実行する。

【0041】フラッシュメモリ制御部2の動作には、高 速モードと省電力モードとの二つの制御モードがある。 フラッシュメモリ制御部2は、メモリ部3内の二つのフラ ッシュメモリ3a及び3bに対して上記のデータの転送及び 消去を、高速モードではパラレルに、省電力モードでは 交互に、それぞれ実行する。その結果、高速モードでは データの転送及び消去が高速に実行される。一方、省電 力モードでは、データの転送及び消去時の消費電流が低 減する。高速モード及び省電力モードの切り替えは制御 モード信号Mに従って行われる。制御モード信号Mは例え ば、データ処理時に並列に動作するフラッシュメモリの 数を指定する。すなわち、制御モード信号Mが「2」の時 は高速モードに、「1」の時は省電力モードに、それぞ れ設定される。

【0042】制御モード決定部4はホストインタフェー ス1内のコマンド識別部1aからコマンド識別信号IDを入 力し、そのコマンド識別信号IDからコマンド識別情報を 解読する。更に、制御モード決定部4はコマンド識別情 報に応じて制御モード信号Mを、例えば次のように決定 する: まず、コマンドと、その応答処理時に並列に動 作するフラッシュメモリの数と、の対応表を、制御モー ド決定部4に予め記憶させておく。次に、制御モード決 定部4はその対応表を参照し、コマンド識別情報により 示されるコマンドに対応したフラッシュメモリの数を選 択する。その時、選択された数が制御モード信号Mによ りフラッシュメモリ制御部2へ伝達される。

【0043】上記の対応表では、例えばDVCからの書 き込み命令及び読み出し命令等、高速なデータ処理を必 メモリの数が「2」に設定される。その他のコマンドに ついては上記のフラッシュメモリの数が「1」に設定さ れる。

【0044】実施例1では特に、ホストHがコマンドの種類により、並列に動作するフラッシュメモリの数を、次のように決定しても良い: 例えば、書き込み命令についてコマンドを複数種類用意する。更に、上記の対応表に書き込み命令のそれぞれの種類ごとに別の数を対応させた項目を追加しておく。ホストHは書き込み命令を出力する時、決定すべきフラッシュメモリの数に対応し 10た種類のコマンドを選択する。制御モード決定部4は上記の対応表を参照し、書き込み命令を示すコマンドの種類に応じてフラッシュメモリの数を決定する。こうして、ホストHが、並列に動作するフラッシュメモリの数を決定できる。

【0045】その他に、ホストHがコマンドのパラメータにより、並列に動作するフラッシュメモリの数を直接指定しても良い。その時、コマンド識別部1aはそのコマンドのパラメータをコマンド識別情報IDとして制御モード決定部4へ出力する。制御モード決定部4はコマンド識別情報IDから、並列に動作するフラッシュメモリの数を解読する。こうしても、ホストHが並列に動作するフラッシュメモリの数を決定できる。

【0046】以下、データの書き込み、読み出し及び消去のそれぞれでの省電力モードと高速モードとの動作について説明する。<データの書き込み>図2は上記のフラッシュメモリカード10において、ホストHからのデータをメモリ部3の二つのフラッシュメモリ3a及び3bへ書き込む時、データのバッファ1bへの蓄積、及び、バッファ1bから二つのフラッシュメモリ3a及び3bへのデータの転送についてのタイミングチャートである。図2の(a)は省電力モードに相当する。図2の(b)及び(c)は二種類の高速モードに相当する。

【0047】図2では、一定量の第一のデータd1及び第二のデータd2が続いてホストHから転送される。第一のデータd1はバッファlbの第一領域Aへ、続いて第二のデータd2はバッファlbの第二領域Bへ、それぞれ蓄積される。ここで、一定量のデータd1及びd2のそれぞれがホストHからバッファlbへ転送される時間をTs、同量のデータをフラッシュメモリ3a又は3bへ書き込む時に要する時間をTwとする。一定量のデータのホストHからバッファlbへの転送時間Tsは一般に、同量のデータのフラッシュメモリへの書き込み時間Twに比べて十分短い。

【0048】省電力モードではホストHからのデータがバッファ1bから二つのフラッシュメモリ3a及び3bへ交互に転送される。従って、フラッシュメモリカード10の消費電流は一つのフラッシュメモリへのデータの書き込み時の大きさ程度に抑えられる。

【0049】図2の(a)では、第一のデータd1の第一領域Aへの蓄積終了と同時に、第一のデータd1が第一のフラ

ッシュメモリ3aへ転送され始める。第一のデータd1が第一のフラッシュメモリ3aへ転送される間に、第二のデータd2の第二領域Bへの蓄積が終了する。更に、第一のデータd1の第一のフラッシュメモリ3aへの書き込みが終了すると同時に、第二のデータd2が第二のフラッシュメモリ3bへ転送され始める。こうして、第一のデータd1のバッファ1bの第一領域Aへの蓄積開始から、第二のデータd2の第二のフラッシュメモリ3bへの書き込み終了まで、の時間は、ほぼTs+2×Twに等しい。

【0050】高速モードでは、データが第一のフラッシュメモリ3a及び第二のフラッシュメモリ3bの両方へパラレルに書き込まれる。従って、フラッシュメモリカード10の消費電流は省電力モードでの大きさの2倍程度まで増大し得る。

【0051】高速モードには図2の(b)又は(c)で示され

ているような二種類のデータの書き込み方式があり得 る。図2の(b)に示されたデータの書き込み方式では、第 一のデータd1の第一領域Aへの蓄積終了と同時に、第一 のデータd1が第一のフラッシュメモリ3aへ転送され始め る。一方、第二のデータd2の第二領域Bへの蓄積終了と 同時に、第二のデータd2が第二のフラッシュメモリ3bへ 転送され始める。こうして、第一のデータdlの第一のフ ラッシュメモリ3aへの転送と、第二のデータd2の第二の フラッシュメモリ3bへの転送と、がパラレルに実行され る。その結果、第一のデータdlのバッファlbへの蓄積開 始から第二のデータd2の第二のフラッシュメモリ3bへの 書き込み終了までの時間は、ほぼ2×Ts+Twに等しい。 つまり、省電力モードでのデータの書き込み(図2の(a)) に比べ、△Ta≒Tw-Tsだけ書き込み時間が短縮される。 【0052】図2の(c)に示されたデータの書き込み方式 では、第一のデータdlの第一領域Aへの蓄積終了と同時 に、第一のデータd1が第一のフラッシュメモリ3a及び第 二のフラッシュメモリ3bへ等量ずつ分配されながら、パ ラレルに転送され始める。更に第一のデータd1の二つの フラッシュメモリ3a及び3bへの転送終了と同時に、第二 のデータd2が第一のフラッシュメモリ3a及び第二のフラ ッシュメモリ3bへ等量ずつ分配されながら、パラレルに 転送され始める。こうして、第一のデータdlが二つの部 分dla及びdlbに、第二のデータd2が二つの部分d2a及びd 2bに、それぞれ等量ずつ分配され、二つのフラッシュメ モリ3a及び3bへ書き込まれる。その結果、第一のデータ d1のバッファ1bへの蓄積開始から第二のデータd2の二つ のフラッシュメモリ3a及び3bへの書き込み終了までの時 間は、ほぼTs+Twに等しい。つまり省電力モードでのデ ータの書き込み(図2の(a))に比べ、 △Tb≒Twだけ書き込 み時間が短縮される。

【0053】上記の通り、実施例1によるフラッシュメモリカード10は、省電力モードでは二つのフラッシュメモリ3a及び3bに、交互にデータを書き込む。それにより、一定時間内に書き込まれるデータ量は、一つのフラ

ッシュメモリに書き込まれ得るデータ量までに限られる。それ故、データの書き込み速度は小さい。その反面、消費電流は一つのフラッシュメモリでのデータの書き込みに必要な程度に抑られる。一方、高速モードでは二つのフラッシュメモリ3a及び3bに、パラレルにデータを書き込む。それにより、一定時間内に書き込まれるデータ量は省電力モードに比べ2倍程度多い。それ故、データの書き込み速度は省電力モードに比べ2倍程度に大

【0054】<データの読み出し>フラッシュメモリ制 御部2は、ホストインタフェース1から伝達された読み出 し先のアドレスを、第一のフラッシュメモリ3aのセルに 対応するものと、第二のフラッシュメモリ3bのセルに対 応するものと、に振り分ける。その後、省電力モードで は、まず第一のフラッシュメモリ3aがアクセスされ、所 定量のデータが読み出される。第一のフラッシュメモリ 3aからの読み出しの終了に続いて、第二のフラッシュメ モリ3bがアクセスされ、所定量のデータが読み出され る。第二のフラッシュメモリ3bからの読み出しの終了に 続いて、再び第一のフラッシュメモリ3aがアクセスされ る。このように、省電力モードでは、第一のフラッシュ メモリ3aと第二のフラッシュメモリ3bとから交互にデー タが読み出される。それ故、一定時間内に読み出される データ量は一つのフラッシュメモリから読み出され得る データ量までに限られる。その反面、消費電流は一つの フラッシュメモリからのデータの読み出しに必要な程度 に抑えられる。

きい。その反面、消費電流は省電力モードに比べ2倍程

度まで増大する。

【0055】高速モードでは、第一のフラッシュメモリ 3a及び第二のフラッシュメモリ3bがパラレルにアクセス され、データがパラレルに読み出される。読み出し対象 のデータが図2の(b)に示されている書き込み方式で書き 込まれている時、第一のフラッシュメモリ3aから読み出 されたデータはバッファlbの第一領域Aへ、第二のフラ ッシュメモリ3bから読み出されたデータはバッファ1bの 第二領域Bへ、それぞれパラレルに転送される。読み出 し対象のデータが図2の(c)に示されている書き込み方式 で書き込まれている時、二つのフラッシュメモリ3a及び 3bから読み出されたデータはリシャッフルされ、元の一 連のデータずつに再構成される。その後、それぞれの一 40 連のデータは、転送先をバッファlbの第一領域A又は第 二領域Bへ振り分けられて、二つずつパラレルに転送さ れる。こうして、高速モードでは、一定時間内に読み出 されるデータ量が省電力モードに比べ2倍程度まで多く できる。その反面、消費電流は省電力モードに比べ2倍 程度まで増大する。

【0056】 <データの消去>フラッシュメモリ制御部2は、ホストインタフェース1から伝達された消去対象のアドレスを、第一のフラッシュメモリ3aのブロックに対応するものと、第二のフラッシュメモリ3bのブロックに50

対応するものと、に振り分ける。その後、省電力モードでは、まず第一のフラッシュメモリ3aがアクセスされ、所定数の消去対象のブロックでデータが一括消去される。第一のフラッシュメモリ3aでのデータの消去の終了に続いて、第二のフラッシュメモリ3bがアクセスされ、所定数の消去対象のブロックでデータが一括消去される。第二のフラッシュメモリ3bでのデータの消去の終了に続いて、再び第一のフラッシュメモリ3aがアクセスされる。このように、省電力モードでは、第一のフラッシュメモリ3bとで交互にデータの消去が実行される。それ故、一定時間内に消去されるデータ量は一つのフラッシュメモリで消去され得るデータ量までに限られる。その反面、消費電流は一つのフラッシュメモリでのデータの消去に必要な程度に抑えられる。

【0057】高速モードでは、第一のフラッシュメモリ3a及び第二のフラッシュメモリ3bがパラレルにアクセスされ、データの消去がパラレルに実行される。こうして、高速モードでは、一定時間内に消去されるデータ量が省電力モードに比べ2倍程度まで多くできる。その反面、消費電流は省電力モードに比べ2倍程度まで増大する

【0058】実施例1によるフラッシュメモリカード10のデータ処理は、上記の省電力モード又は高速モードのいずれかで実行される。それら二つのモードは上記の通り、並列に動作するフラッシュメモリの数をコマンドに応じて変更することにより切り換え得る。従って、実施例1によるフラッシュメモリカード10は、コマンドに応じてデータ処理速度と消費電流とをそれぞれ最適に調節できる。

【0059】実施例1ではフラッシュメモリカード10がフラッシュメモリを二つ含む。その他に、フラッシュメモリを三つ以上含むフラッシュメモリカードについて、コマンドに応じて並列に動作するフラッシュメモリの数を、実施例1と同様に変更する。その時、フラッシュメモリ制御部の動作モードの種類は、実施例1での省電力モードと高速モードとの二種類より多い。従って、フラッシュメモリを三つ以上含むフラッシュメモリカードは実施例1のフラッシュメモリカード10に比べ、データ処理速度と消費電流とをそれぞれ、より最適に調節できる。

【0060】《実施例2》図3は、本発明の実施例2によるフラッシュメモリカード10AとホストHとによるデータ交換を示すブロック図である。実施例2によるフラッシュメモリカード10Aは、実施例1のもの10と比べ、ホストインタフェース1A及び制御モード決定部4Aについて異なる。それ以外の構成は実施例1と同様であるので、図3では同じ符号を付し、それらの同様な構成についての説明は実施例1のものを援用する。

【0061】ホストインタフェース1Aの転送クロック検

出部1cはクロックラインCLKに接続され、ホストHからの 転送クロックの周波数ftを検出する。更に、転送クロッ ク検出部1cは検出した転送クロックの周波数ftについて の情報を制御モード決定部4Aへ出力する。

【0062】制御モード決定部4Aは転送クロック検出部 lcから転送クロックの周波数ftについての情報を入力す る。それにより、並列に動作するフラッシュメモリの数 を転送クロックの周波数ftに応じて決定する。その決定 値は制御モード信号Mによりフラッシュメモリ制御部2へ 伝達される。

【0063】ホストHは一般に、周辺機器に対して高速 なデータ処理を要求する時、転送クロックの周波数ftを 高く設定する。特に、フラッシュメモリカード10Aに対 してデータの高速な書き込み/読み出しを要求する時、 転送クロックの周波数ftは最高値(数十MHz程度)であ る。それ以外の時、転送クロックの周波数ftは最高値よ り低く、最低値0まで下がり得る。

【0064】制御モード決定部4Aは、検出された転送ク ロックの周波数ftと所定の閾値(0以上最高値未満の周波 数)とを比較する。転送クロックの周波数ftがその閾値 より低い時、並列に動作するフラッシュメモリの数を 「1」に決定する。それ以外の時、並列に動作するフラ ッシュメモリの数を「2」に決定する。それにより、フ ラッシュメモリカード10Aは、上記の閾値より低い転送 クロックの周波数ftについては省電力モードで、上記の 閾値より高い転送クロックの周波数ftについては高速モ ードで、それぞれ動作する。こうして、実施例2による フラッシュメモリカード10Aは、転送クロックの周波数f tに合わせて上記の二つのモードを切り換える。それに より、転送クロックの周波数ftに応じてデータ処理速度 と消費電流とをそれぞれ最適に調節できる。

【0065】実施例2ではフラッシュメモリカード10A がフラッシュメモリを二つ含む。その他に、フラッシュ メモリを三つ以上含むフラッシュメモリカードについ て、転送クロックの周波数に応じて並列に動作するフラ ッシュメモリの数を、実施例2と同様に変更する。その 時、フラッシュメモリ制御部の動作モードの種類は、実 施例2での省電力モードと高速モードとの二種類より多 い。従って、フラッシュメモリを三つ以上含むフラッシ ュメモリカードは実施例2のフラッシュメモリカード10 40 Aに比べ、データ処理速度と消費電流とをそれぞれ、よ り最適に調節できる。

【0066】《実施例3》図4は、本発明の実施例3に よるフラッシュメモリカード10BとホストHとによるデー 夕交換を示すブロック図である。実施例3によるフラッ シュメモリカード10Bは実施例1のもの10と比べて、ホ ストインタフェース1B及び制御モード決定部4Bについて 異なる。それ以外の構成は実施例1と同様であるので、 図4では同じ符号を付し、それらの同様な構成について の説明は実施例1のものを援用する。

【0067】ホストインタフェース1Bのコマンド間隔検 出部1dはコマンドラインCMDに接続され、ホストHからの コマンド入力のタイミングを検出する。それにより、コ マンド間隔検出部1dは、一つのコマンド入力から次のコ マンド入力までの時間間隔ATを計測する。コマンド間 隔検出部1dは更に、上記の時間間隔 ATをコマンド時間 間隔情報Gとして制御モード決定部4Bへ出力する。

【0068】制御モード決定部4Bはコマンド時間間隔情 報Gからコマンド入力の時間間隔 ATを解読する。更に、 コマンド入力の時間間隔ΔTと所定の閾値とを比較す る。コマンド入力の時間間隔△Tがその閾値より長い 時、並列に動作するフラッシュメモリの数を「1」に決 定する。それ以外の時は、並列に動作するフラッシュメ モリの数を「2」に決定する。それにより、フラッシュ・ メモリカード10Bは、上記の閾値より長い時間間隔 ΔTに ついては省電力モードで、上記の閾値より短い時間間隔 ΔTについては高速モードで、それぞれ動作する。こう して、実施例3によるフラッシュメモリカード10Bは、 コマンド入力の時間間隔ΔTに合わせて上記の二つのモ ードを切り換える。それにより、コマンド入力の時間間 隔ΔTに応じてデータ処理速度と消費電流とをそれぞれ 最適に調節できる。

【0069】実施例3ではフラッシュメモリカード10B がフラッシュメモリを二つ含む。その他に、フラッシュ メモリを三つ以上含むフラッシュメモリカードについ て、コマンドに応じて並列に動作するフラッシュメモリ の数を、実施例3と同様に変更する。その時、フラッシ ュメモリ制御部の動作モードの種類は、実施例3での省 電力モードと高速モードとの二種類より多い。従って、 フラッシュメモリを三つ以上含むフラッシュメモリカー ドは実施例3のフラッシュメモリカード10Bに比べ、デ ータ処理速度と消費電流とをそれぞれ、より最適に調節 できる。

#### [0070]

【発明の効果】以上の説明のように、本発明の一つの観 点による記憶装置は、ホストからのコマンドを識別し、 高速なデータ処理を要求するコマンドに対して、並列に 動作するフラッシュメモリの数を増やす。それにより、 データ処理速度が増大する。それ以外のコマンドに対し て、並列に動作するフラッシュメモリの数を減らす。そ れにより、消費電流が低減する。こうして、上記の記憶 装置は、ホストからのコマンドに応じて、データ処理速 度と消費電流とをそれぞれ最適に調節できる。

【0071】本発明の別な観点による記憶装置は、転送 クロックの周波数を検出し、高い転送クロックの周波数 に対して、並列に動作するフラッシュメモリの数を増や す。それにより、データ処理速度が増大する。逆に、低 い転送クロックの周波数に対して、並列に動作するフラ ッシュメモリの数を減らす。それにより、消費電流が低 50 減する。こうして、上記の記憶装置は、ホストからの転

送クロックの周波数に応じて、データ処理速度と消費電 流とをそれぞれ最適に調節できる。

【0072】本発明の更に別な観点による記憶装置は、ホストからのコマンド入力(アクセス)の時間間隔を計測し、短い時間間隔に対して、並列に動作するフラッシュメモリの数を増やす。それにより、データ処理速度が増大する。逆に、長い時間間隔に対して、並列に動作するフラッシュメモリの数を減らす。それにより、消費電流が低減する。こうして、上記の記憶装置は、ホストからのアクセスの時間間隔に応じて、データ処理速度と消費 10電流とをそれぞれ最適に調節できる。

#### 【図面の簡単な説明】

【図1】本発明の実施例1によるフラッシュメモリカード10とホストHとによるデータ交換を示すブロック図である。

【図2】本発明の実施例1によるフラッシュメモリカード10において、ホストHからのデータをメモリ部3の二つのフラッシュメモリ3a及び3bへ書き込む時、データのバッファ1bへの蓄積、及び、バッファ1bから二つのフラッシュメモリ3a及び3bへのデータの転送についてのタイミ 20ングチャートである。(a)は省電力モードに、(b)及び(c)は二種類の高速モードに、それぞれ相当する。

【図3】本発明の実施例2によるフラッシュメモリカード10AとホストHとによるデータ交換を示すブロック図である。

【図4】本発明の実施例3によるフラッシュメモリカー ド10BとホストHとによるデータ交換を示すブロック図で\* \* ある。


【図5】二つのフラッシュメモリ3a及び3bを含む従来のフラッシュメモリカード100とホストHとによるデータ交換の一例を示すブロック図である。


【図6】従来のフラッシュメモリカードにおいて、ホストからのデータをフラッシュメモリへ書き込む時、それぞれのデータのバッファへの蓄積、及び、バッファからフラッシュメモリへの転送についてのタイミングチャートである。(a) はフラッシュメモリを一つだけ含むフラッシュメモリカードに、(b) 及び(c) は、第一のフラッシュメモリ3a及び第二のフラッシュメモリ3bを含む従来のフラッシュメモリカード100に、それぞれ相当する。

#### 【符号の説明】


10 フラッシュメモリカード ホストインタフェース 1 ID コマンド識別信号 バッファ1bの第一領域 バッファlbの第二領域 第一のフラッシュメモリ 3a 第二のフラッシュメモリ 3b DAT データライン CLK クロックライン VDD 電源ライン グランドライン VSS CMD コマンドライン 制御モード信号 M


【図1】





(11)










図4】



【図5】



#### フロントページの続き

(72) 発明者 笠原 哲志

大阪府門真市大字門真1006番地 松下電器 産業株式会社内

(72) 発明者 足立 達也

大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 小来田 重一

大阪府門真市大字門真1006番地 松下電器 産業株式会社内

(72)発明者 本多 利行

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

F ターム(参考) 5B025 AD04 AD05 AE05 AE06 5B060 CA12

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
OTHER:

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.